전회1(CH5)_MOSFET DC 특성 및 기본 DC 회로(4): Gate 및 Drain Biasing

Gate 바이어싱

 

1) Gate 단의 전압을 결정해주는 것을 바이어싱이라고 하는데, 무엇을 기준으로 하는 가? 를 알아야한다.
--> 현재 Nmos 단의 경우 Gate에는 5V를 인가했으므로 채널이 형성된 상황이다.
--> 그때, Vth를 1V로 가정했으므로 Vgs-Vth < Vds / 즉 Vd>Vg-Vth인 4V 이상이면 Saturation이 보장된다는 말이다.

 

2) Pmos의 경우도 동일하다.
--> Vg는 3V가 인가되었고, Vth는 1V이므로 Vsg-Vth < Vsd , Vd<Vg+Vth이므로 Vd는 최대 4V까지 견디겠구나 라는 의미다.

 

3) 이 과정을 통해 각각의 소자에서 Gate Biasing에 따른 Drain의 Biasing Range를 판단할 수 있다.

 

Drain Biasing

 

4) 입력의 DC 전압에 의해 ID가 흐른다고 생각하면 우리는 Vout=VDD-ID*RD로 표현할 수 있다.

--> 이때, Vout은 VDS와 동일하므로 VDS=VDD-ID*RD로 표현이 가능하고

--> VDS(x축) - IDS(y축)으로 설정하면 y=(-1/RD)x+(VDD/RD) 의 관계식을 얻을 수 있다.
--> 이것이 그 유명한 Load Line이다.

 

5) 이 그림을 Gate의 전압에 따라 그리면 오른쪽 그림과 같이 그려지며. 파란 그래프가 위로 갈수록 Gate의 전압이 높아진다.

--> Gate의 전압을 스윕하며 그래프를 그리다보면 Pinchoff(VGS-Vth=VDS인 지점)와 Load-Line이 겹치는 Point가 단 한 군데 생긴다. (그 노드를 B 노드라고 하겠다)

--> 우리가 이 사실을 통해 알아야하는 것은 "B 노드부터 VDD까지 VDS가 스윙이 가능하다는 것"이다.

--> 이것이 왜 중요하냐면 VDS=Vout이 스윙할 수 있는 전압 레벨이 정해졌다면 소신호가 들어와서 증폭할 때 Drain 전압이 어디로 가 있어야 가장 큰 Gain을 얻을 수 있는지 알 수 있다.

--> 당연히 Bnode부터 VDD의 중간 지점이다. (그림에서는 C node)

--> 이렇게 Drain의 전압을 정할 수 있고, 정해진 Gate와 Drain 전압에 따라 gm과 ro가 결정된다.

 

이번 챕터에서는 AMP에서 Gate와 Drain의 전압이 어떻게 결정되는지에 대한 과정을 학습했다.
다음 챕터는 DC가 결정되고 AC(소신호)가 들어오면 어떻게 동작을 하며 어떻게 해석하는지 알아보자.