전회1(CH5)_MOSFET DC 특성 및 기본 DC 회로(7): Current Mirror

• 실제 집적회로에서는 전류를 어떻게 쓸까?
  --> 이후에 나오겠지만, BGR이라는 온도에 대한 Variation이 덜 한 Ref 전압 혹은 전류를 토대로 실제 블록별 전류를 사용한다.
  --> 이때 Variation이 적은 전류를 카피하여 실제 블록에 사용할 때 해당 Current Mirror를 사용하게 된다.
  --> 우리는 현재 회로의 DC를 다루고 있으므로 Current Mirror에서 DC는 어떤 식으로 잡히는지 살펴보자.

Current Mirror (1)

 

1) 일반적인 Current Mirror는 위와 같이 구성된다.

--> 우리는 온도/Process/Voltage에 대해 변수가 적고 일정한 전류를 계속 보내주길 바란다.
--> 그 전류원을 구성하는 방법이 Current Mirror이다.

 

2) BGR로부터 온도에 대한 변수가 적은 깨끗한 Iref이 들어온다면 Q1과 Q2의 사이즈 비율을 통해 전류를 복사할 수 있다.

--> 어떻게 사이즈비로 나오는지에 대한 수식 과정은 직접 한 번 따라가길 바란다.

 

3) 이후에 나오겠지만, 이것은 Ideal한 상황이다. Channel length Modulation을 고려한다면 달라지게 되며 이때 발생하는 문제는 어떻게 해결하는가에 대해서는 추후 다루도록 하겠다.

 

Active Loaded CS Amp

 

4) CH6의 CS Stage를 미리 다루는 것인데, 다루는 중점은 다음과 같다.

--> CS stage(NMOS)에서 Drain단의 Ref 전류는 어떻게 만들까?

--> 일반적인 NMOS Pair의 Current mirror 구조를 사용하면 전류를 Sinking(GND로 빨아들인다)하니깐 안된다.

--> 즉, PMOS Pair의 Current mirror로 구성해야함을 알 수 있다.

 

5) 우리가 알고 있듯이 Iref는 Q1과 Q2의 사이즈 비율에 따라 Drain의 전류가 결정되는데,

--> Vi(Q3의 Gate)에 소신호가 들어온다면, 이 신호는 Q1의 DC를 흔들까?

--> 그렇지 않다. 결론만 말하면 DC는 Q1의 Drain과 Q2의 Drain이 비슷한 수준으로 잡히는데 소신호가 살짝 흔든다고 크게 달라지지 않는다.

--> 즉, DC 요소인 gm과 ro는 Iref으로부터 카피한 I2가 결정하게 되므로 이와 관련된 Av, Rin, Rout, BW에 소신호는 아무런 영향을 주지 않는다.

--> 아 회로를 설계했을 때 결국 DC 요소가 굉장히 중요함을 다시 한 번 느낄 수 있다.

 

전류 미러를 학습하면서 우리가 알아야할 것은
NMOS/PMOS 전류 미러 구조가 각각 어떻게 구성되며 Sourcing/Sinking의 차이를 이해하는 것
전류 미러 구조가 DC 적으로 어떻게 작용하는지 AC적으로는 영향을 받는지 확실하게 이해할 것
이 정도의 개념을 인지한다면 추후 집적회로를 공부하는데 큰 문제가 없을 것이다.